А чтобы вы осознали, до какой низости может опуститься проектировщик языка, посмотрите на следующий кусок правильного VHDL:
type Edges is ('/','\','U','X');

Я сейчас ужаснусь об стену!

VHDL, строгий язык. Ага.

Иногда есть название компонента, иногда нет. Иногда есть ключевое слово IS, иногда - нет.

Одинарная кавычка - это и начало литерала и разделитель атрибута.

FAQ!

Пока его разберешь - даже не разберешь, распознаешь, - чокнешься. :(

Но писать, судя по всему, должно быть удобно.