не знаю, Тим.. на прошлых картинках амплитуда сигнала была ~5В и нормальные фронты.. тут у тебя "черте что".. и очень не нравятся затухания на "желтом" канале.. если есть возможность - попробуй поставить проходные 100 Ом и посмотри - изменится ли картина.. кондей опять же подсунь.. в состыковке логики все правильно? я не помню твою схему, но "вдруг" ты женишь TTL и CMOS, отсюда и коллизии.. еще можно разорвать цепь и посмотреть без нагрузки..
Беда в том, что я не помню, какая конфигурация I/O пина nDTACK была на прошлых картинках. Была ли там включена последовательная OCT (on-chip termination) терминация 25 или 50 ом, или была выключена? Альтера говорит, что терминация нужна для предупреждения звона и завала фронтов.
Подключу жтаг и попробую разные варианты.
Я таки да, женю 5-вольтовый TTL с 3.3-вольтовым LVTTL альтеры, но через хитрые Quickswitches.
Вот боюсь, что последовательный резюк мне сильно завалит задний фронт (который и так сейчас завален). Но попробовать можно.
Другое дело, что nDTACK - выходной сигнал альтеры, который open drain, и призван просадить притянутую к +5в линию шины. Тогда, выходит, квиксвич здесь совсем не нужен, а лучше взять 7407 какой-нибудь (+30нс задержки против 0.5нс на квиксвиче).
Сейчас перекомпилялся, пытаюсь повторить результат с первого слайда - ни в какую. И терминацию пробовал разную, 0 и 25 ом, картинка не меняется. Что-то где-то перемудрил.
Comments 7
set_instance_assignment -name CYCLONEII_TERMINATION "SERIES 25 OHMS" -to nDTACK
Отдельный вопрос - зачем оно там? и почему картинка мало напоминает предыдущие
Reply
Error (169058): I/O standard 3.3-V LVTTL on output I/O pin nDTACK cannot have Termination logic option setting Series 50 Ohm
Reply
Reply
на прошлых картинках амплитуда сигнала была ~5В и нормальные фронты..
тут у тебя "черте что".. и очень не нравятся затухания на "желтом" канале..
если есть возможность - попробуй поставить проходные 100 Ом и посмотри - изменится ли картина.. кондей опять же подсунь..
в состыковке логики все правильно? я не помню твою схему, но "вдруг" ты женишь TTL и CMOS, отсюда и коллизии..
еще можно разорвать цепь и посмотреть без нагрузки..
Reply
Подключу жтаг и попробую разные варианты.
Я таки да, женю 5-вольтовый TTL с 3.3-вольтовым LVTTL альтеры, но через хитрые Quickswitches.
Reply
>Я таки да, женю 5-вольтовый TTL с 3.3-вольтовым LVTTL альтеры, но через хитрые Quickswitches.
с 3в альтеры на 5 вход или как? а левелшифтер впендюрить вместо "хитрого" квиксвича?
Reply
Другое дело, что nDTACK - выходной сигнал альтеры, который open drain, и призван просадить притянутую к +5в линию шины. Тогда, выходит, квиксвич здесь совсем не нужен, а лучше взять 7407 какой-нибудь (+30нс задержки против 0.5нс на квиксвиче).
Сейчас перекомпилялся, пытаюсь повторить результат с первого слайда - ни в какую. И терминацию пробовал разную, 0 и 25 ом, картинка не меняется. Что-то где-то перемудрил.
Reply
Leave a comment