До кого-то дошло.

[thesz]

http://danluu.github.io/blog/2013/09/07/why-hardware-development-is-hard/

As a software engineer, how would you feel if 99% of valid Java code ended up being translated to something that produced random results, even though tests pass on the

Comments

[korf]

>> To write Verilog that will produce correct hardware, you have to first picture the hardware you want to produce.

Это чудесно. Мне казалось, что это только моя личная шиза, что в подобных языках есть на самом деле ещё неописанный мета-уровень, без учёта которого получается фигня. А тут человек всё чётко и ясно сформулировал.

[thesz]

Есть некоторые ограничения, которые позволяют делать железо сразу и правильно. Ну, насколько это возможно.

Например, комбинационная логика не может быть с циклами.

(когда же я уже доделаю свой HHDL)