Лабораторная работа 3: делаем память (защелки и триггеры) (2)

[1i7]

Продолжение лабороторной работы, начало в предыдущей записи <<

Comments

[panchul]

*** Очевидно, что для реальной работы с памятью внутри ПЛИС использование таких самописных модулей конечно не требуется - для этого там уже есть встроенные более оптимальные и удобные инструменты, которые называются регистры - например, чтобы объявить переменную Verilog, которая будет уметь запоминать любое значение, достаточно объявить ее с ключевым словом "reg". Но после выполнения данной лабоработорной работы становится понятно, какие механизмы могут лежать в основе этих абстракций. ***

Тут правда следует четко понимать, что reg не всегда превращается в D-flip-flop при синтезе - от может и быть optimized away (превратиться в провод), и стать D-flip-flop-ом, и стать latch-ем (хотя их синтез не любит), и вообще infer другой примитив - synthesis tool делает pattern matching и умеет превращать например модуль с особым использованием массива регистров (register file) в примитив памяти.

За то, что я рекомендую российским студентам, американ

[livejournal]

Пользователь panchul сослался на вашу запись в « За то, что я рекомендую российским студентам, американские полицаи арестовуют с писталетом» в контексте: [...] далее в следующей записи >> [...]

Как пересечь пропасть от физики к программированию

[livejournal]

Пользователь panchul сослался на вашу запись в записи « Как пересечь пропасть от физики к программированию» в контексте: [...] на макетной плате 5.2. RS защелка (RS latch) на ПЛИС+Verilog http://1i7.livejournal.com/ 6473.html [...]

[1i7]

яндекс похерил динамику визуализации защелок на гифках с космонавтами, там была динамика. будет время, попробую перезалить картинки