Вопрос простой: как выглядит описание схемы накапливающего сумматора на Verilog и VHDL (чтобы вставить в презентацию настоящее знаниеВ результате мы проспорили полчаса, потом я ушел кушать и по приходу с обеда мы еще поспорили полчаса
(
Read more... )
Интересно посмотреть на описания на Verilog, VHDL и Haskell. Чтобы было настоящее сравнение )
Reply
Reply
И все-таки, кто такой асинхронный сброс? Или без кода не объяснить? )
Reply
Асинхронный сброс - это когда триггера, хранящие выходные данные и состояния производят запись не только по фронту тактирующего сигнала, но и по фронту сброса. Или, технически, "сброс находится в списке чувствительности."
Reply
Reply
Вроде, с установкой получается, что все в порядке.
Reply
Reply
Reply
Только если там все устанавливается и сбрасывается через одну ногу, причем асинхронно, то что-то не пойму, а зачем тогда вообще импульс синхронизации?
Reply
Запоминание на них и делается, обычно.
Reply
Reply
Reply
Reply
Reply
Leave a comment