Продолжение банкета в Hacker Dojo

[panchul]

Click to view

Сводка с мероприятия 14 января: Portable SystemVerilog Examples for ASIC and FPGA в клубе хакеров Hacker Dojo в Маунтин-Вью, Калифорния.

1. Цель заполнить комнату удалась - пришло больше 30 человек, пришлось приносить дополнительные стулья. Также сказали, что и за дверью была тусовка еще из 20 товарищей, которые периодически заглядывали в комнату.



2. Из них 12 заполнили опросник.

3. Примерно половина владела верилогом.

4. Было довольно гладкое распределение по возрастам от студентов до пенсионеров.

5. Как и по культурному признаку - американцы, индийцы, восточноазиаты, русские.

6. Президент американского представительства Gowin прислал своего field application engineer.

7. Четверо подошли ко мне с желанием участвовать в разработке примеров и домашек (вторая цель). UPD: Семеро написали о таком желании в опроснике.

8. Большой интерес вызвала тема разрыва между вузовской программой и нуждами индустрии, в частности домашка по квадратному корню.

9. За три с половиной часа (из отпущенных трех) никто или мало кто ушел - сидели, слушали задавали вопросы.

10. Времени на то чтобы всем поиграться с графикой и лабами вообще - не хватило. Это сделали со мной 4 человека до и после мероприятия. Потом пришли люди для следущего мероприятия и пришлось быстро сворачиваться. Но это можно сделать на последующих мероприятиях.

11. Также не успел внести все правки в презентацию.

12. Два корреспондента местного СМИ "Славянский Сакраменто" сделали полную видеозапись всего и кучу фотографий, которые они обработают и выставят.

Возможно было сделать так, чтобы все попробовали, но для этого нужно было:

1. Прийти не за полтора часа до начала, а за три и не просто расставить компьютеры, а подключить платы и дополнительные мониторы, а также загрузиться, войти в директорию примеров, выбрать платы по отдельности и запустить скрипт, чтобы им оставалось только нажать две кнопки.

2. Положить у каждого на столе напечатанную инструкцию.

3. Заранее разослать информацию о репозиториях и запуске примеров.

Вопросы были:

1. Как работают скрипты на баше и тикле

2. Мысли о SystemC, TLM, Chisel

3. Микроархитектурные задачки

Презентация - https://bit.ly/Yuri-Panchul-Hacker-Dojo-2024-01-14

Заметка для продолжения банкета:

https://www.meetup.com/hackerdojo/events/298618698/

https://www.linkedin.com/events/portablesystemverilogexamplesfo7153590664243384320/

Our first event on January 14 was popular and we got a dozen of requests to continue on a regular basis. So there will be weekly meetings for a small team of developers of the educational materials and monthly meetings for a wider audience, discussing various design and verification topics: SystemVerilog & VHDL, architecture & microarchitecture, CPU and GPU, DSP & ML, simulation & formal verification, ASIC & FPGA, etc. The meetings will be on Sundays, from 2 pm till 5 pm.

For our weekly meeting this coming Sunday, January 21 we are not going to do any slides or speeches. We just sit down with computers and FPGA boards, go through the examples in open-source repositories, distribute the tasks and start working on them. The meeting will be in a classroom, convenient to discuss ideas and walk around many boards and computers. The tasks include:

1. At the moment we support 30 FPGA boards with Xilinx, Altera, Gowin and Lattice. However, we still have 20 more boards to support. Adding support for a board is a good exercise to get started with our infrastructure, so we will just let each of you pick a board, prepare the necessary wrappers and change the scripts for it. We will guide you through the process to make sure everything is production-quality.

2. We need to adopt the set of scripts and wrappers that support 30 boards from the basic example repository (basics-graphics-music) to another project, valid-ready-etc - a set of microarchitecture examples on the level of interview in an electronic company. After reviewing the existing examples, we need to discuss and add more examples, specifically in the area of credit-based flow control and similar topics.

3. We need to improve support for graphics, peripherals and external SRAM and SDRAM.

4. Put several simple RISC-V cores into the same infrastructure as the other examples.

5. Make all examples compatible with the open-source ASIC toolchain.

6. Document everything.

7. Create a proposal for a hackathon in Hacker Dojo using the devpost.com website.