В продолжение темы.
На данный момент я работаю в Quartus II, с системой в 11М верилоговских файлов размером.
Как же тяжёло со всем этим работать. Компиляция, похоже, совсем не определяет зависимости. Её запуск пересобирает все файлы. Отдельно запуску компиляции нет, есть только все процессы вместе.
В результате обработка проекта длится порядка пяти минут. И это мне ещё повезло, ресурсов FPGA задействуется пара десятков процентов, а то бы ещё и размещение тормозило. У коллег размещение 50% большого Xilinx занимает 4 часа времени. 80% - 8 часов.
Код рыхлый ужасно! Показываются всякие ненужные подробности, а нужные наоборот скрыты за лесом проводов.
Как же тяжёло со всем этим работать. Компиляция, похоже, совсем не определяет зависимости. Её запуск пересобирает все файлы. Отдельно запуску компиляции нет, есть только все процессы вместе.
В результате обработка проекта длится порядка пяти минут. И это мне ещё повезло, ресурсов FPGA задействуется пара десятков процентов, а то бы ещё и размещение тормозило. У коллег размещение 50% большого Xilinx занимает 4 часа времени. 80% - 8 часов.
Код рыхлый ужасно! Показываются всякие ненужные подробности, а нужные наоборот скрыты за лесом проводов.