В разрезе разборок с нейросетями...
...снова начал ковырять #OpenASIP. Это процессор для FPGA который можно оптимизировать под конкретную задачу. Нарисовал тест - слой 5х5, свертка с ядром 3х3 (на выходе получаем 3х3). Погонял в симуляторе, удалось выжать 228 тактов! Правда инструкция получилась 163 бита 😂, но вся программа 92 инструкции.
В принципе эта же архитектура подойдет и для DSP, надо будет прогнать через нее FFT и FIR
В принципе эта же архитектура подойдет и для DSP, надо будет прогнать через нее FFT и FIR