Русские и украинские стартапы на конференции DAC в Сан-Франциско

[panchul]

Вам не обязательно действовать через Сколково или ходить, как Носик, к Макфолу, чтобы участвовать в престижной выставке Design Automation Conference, которая на этой неделе проходит в Сан-Франциско. Вы можете придумать интересную идею в области автоматизации электронного дизайна (Electronic Design Automation - EDA), разработать эту идею хоть в

Comments

[lrlay777]

Правильно, бороться с псевдокреативными нужно везде! На небе , на суше, под ней и в воде! Но на сей раз Вы видно несколько ошиблись:) Там больше по настоящему креативных людей , а не оппов с Болотной)

[panchul]

Я не совсем понимаю вашу мысль - что вы хотите сказать. Что идея "говорить, что я не умею печатать" - это креативно?

Я кстати сам выставлялся на Design Automation Conference в 1998 году (см. фото ниже).

http://en.wikipedia.org/wiki/C_Level_Design

[lrlay777]

Возможно она имела ввиду , что умение избегать рутинной работы - первый шаг к работе творческой:)А вобщем то мне эта тетка пофиг, мне интересней читать про успехи наших на мировом рынке ИТ:) К сожалению моя слабая компетентность в этом вопросе не позволила понять, чем же именно Вы там занимаетесь:(

[panchul]

Я, как и половина этой выставки, инженер со специализацией в средствах автоматизации проектирования, в текущий момент - в моделировании систем на чипе. Также в 1996-2001 у меня был свой стартап, в котором я был инженером-основателем. Среди моих клиентов в разное время были Intel, Apple, Hitachi, Fujitsu и многие другие. Сейчас я работаю в компании MIPS Technologies, которая делает микропроцессоры для бытовой электроники (цифровые телевизоры), сетевого оборудования и т.д. Я забочусь о том, чтобы компании, которые лицензируют наши микропроцессорные ядра, могли проверить, что их периферийные устройства адекватно реагируют на все варианты сценариев транзакций на шине от процессора.

Подсмеиваюсь я конкретно над теткой, остальной народ на этой выствке я хорошо знаю - я её посещал с 1996 года в разных местах - Лас-Вегас, Сан-Диего, Нью-Орлеанс, Анахайм, Лос-Анжелес и разумеется Сан-Франциско.

[lrlay777]

Ну , если возникнут какие то проблемы с совместимостью при какой то особо хитромудрой транзакции, а устранить ее окажется долго, рекомендую рассказывать представителям лицензирующих компаний следующий анекдот:
-Доктор, что делать, когда я делаю вот так (нужно при рассказе принять какую нибудь сложную асану), то у меня болит- вот здесь!
-А Вы не делайте "вот так" :)

[rasurgut]

+

[lrlay777]

А, электронный дизайн, это грубо говоря- составляешь на комьпьютере схемку, а программа оптимально расчитывает , как это должно выглядеть "в метале"?

[panchul]

Там длинная процедура из ~20 технологических шагов - симуляция, синтез, static timing analysis, place-and-route и т.д. и т.п. В конце получается файл GDSII, который посылается на фабрику и та выпекает микросхемы.

[lrlay777]

А переделать микросхемы, после того как "пекарня" уже запущена, наверно очень дорого? Поэтому вы симулируете работу схемы программными средствами и/или изготовленными кустарно, тщательно все проверяете, а потом уже их запускают на поток, я правильно понял?

[panchul]

Да, типа так. Если нашли баг после запуска "пекарни" для крупносерийных микросхем (ASIC), нужно снова платить сумму порядка миллиона долларов. Впрочем если микросхем нужно мало, то можно использовать микросхемы типа FPGA, которые поштучно дорогие, но зато их можно "перепрограммировать" на лету, меняя соединения и функции их элементов с помощью изменения подключеных к ним битов памяти (это все организовано не как в процессоре, но и не намертво, как в ASIC).

[lrlay777]

То есть возможна ситуация, когда первая серия головой продукции поступает малой партией конечному потребителю сделанная на FPGA, потребители в ходе эксплуатации выявляют возможные косяки,а после их исправления уже это все переводят на ASIC? ( По аналогии с бета- тестированием программ) Или FPGAшные варианты дальше лабораторий не выходят?

[panchul]

*** То есть возможна ситуация, когда первая серия головой продукции поступает малой партией конечному потребителю сделанная на FPGA, потребители в ходе эксплуатации выявляют возможные косяки,а после их исправления уже это все переводят на ASIC? ( По аналогии с бета- тестированием программ) ***

Такая ситуация иногда возможна, но при этом встает несколько проблем, в частности у FPGA и ASIC разный тайминг, дизайн на FPGA может иметь сильные ограничения по тактовой частоте.

*** Или FPGAшные варианты дальше лабораторий не выходят? ***

Иногда идут, иногда нет. В малосерийных изделиях (например для военного рынка или для спутников) и окончательный вариант может быть на FPGA.

[1i7]

Я кстати сегодня утром был в жюри на финале конкурса нижегородского умника - среди четырех призеров оказался проект от студента из ННГУ - аппаратный декодер для беспроводных систем связи (подробностей к сожалению не сохранил) с реализацией Verilog+ПЛИС

[panchul]

Ура!

[realurix]

Блин, молодые ничего не боятся... Молодцы ребятки...

[ervol]

"вдруг увидел еще одного русского человека по имени Serge Leef"

он в курсе что он русский?