Я конечный пользовать "всего подряд"dolbonosicFebruary 21 2011, 17:06:16 UTC
Приборостроитель. Проектирую приборы целиком, начиная от "чувствительно элемента" и заканчивая тестовыми программами на ИБМ ПЦ (через мост УСБ-СОМ). Это чтоб программисты не вопили "Это у тебя не работает!"
Правда, очень сильно "дисквалифицировавшийся". До такой степени, что до сих не освоил АВР, не вижу смысла, посколько почему-то мне до сих пор хватает 52-однокристаллки и ЙАР Це-51 1990. Строго ИЦЕ. ИЦЕ мешается. Хотя, последнее время, лет 5, 90% деятельности - "ембеддед программирование на Це".
А "верилогоподобные" штуки - это я на ЕС-1045 проходил, в конце 80-х. Моделирование СБИС. До моделирования "на P-CAD" дело уже не дошло. Потом в 97 была попытка применить C UPL. Но так и не потребовалось, ни 1045, ни C UPL. :))) Верилога даже не касался после такого. Приборчики простые, одного чела - меня, хватает.
А тут на глаз тема про Верилог попалась "любимая мозоль задета" :))) - "захотелось поговорить об этом вообще".
Re: Я конечный пользовать "всего подряд"panchulFebruary 21 2011, 18:18:41 UTC
Ну если вы освоили CUPL, то Verilog (по крайней мере его RTL-подмножество (register transfer level)) вам было бы понять довольно просто. А вот SystemVerilog - это другая история, там больше для верификации, а не для дизайна.
Не, не освоилdolbonosicFebruary 22 2011, 10:16:48 UTC
Задач не нашлось. Даже "на дальнюю перспективу", т.е. с оплатой "может быть когда-нибудь если всё пойдёт хорошо". Распаял колодку на макетку, неделю в микросхему чего-то программировал - так всё и закончилось. А потом 1998 случился. Вообще не до того стало.
Вопрос: Если "разрабочтик РЭА" программирует "ембеддед программы" без внутрисхемного эмулятора - он кто? :-)))
Ответ (почему из сесесера "не выпускали"): "американские шипёны". Агенты влияния.
Reply
Reply
Проектирую приборы целиком, начиная от "чувствительно элемента" и заканчивая тестовыми программами на ИБМ ПЦ (через мост УСБ-СОМ).
Это чтоб программисты не вопили "Это у тебя не работает!"
Правда, очень сильно "дисквалифицировавшийся". До такой степени, что до сих не освоил АВР, не вижу смысла, посколько почему-то мне до сих пор хватает 52-однокристаллки и ЙАР Це-51 1990. Строго ИЦЕ. ИЦЕ мешается.
Хотя, последнее время, лет 5, 90% деятельности - "ембеддед программирование на Це".
А "верилогоподобные" штуки - это я на ЕС-1045 проходил, в конце 80-х.
Моделирование СБИС. До моделирования "на P-CAD" дело уже не дошло.
Потом в 97 была попытка применить C UPL.
Но так и не потребовалось, ни 1045, ни C UPL. :))) Верилога даже не касался после такого.
Приборчики простые, одного чела - меня, хватает.
А тут на глаз тема про Верилог попалась "любимая мозоль задета" :))) - "захотелось поговорить об этом вообще".
Reply
Reply
Reply
Даже "на дальнюю перспективу", т.е. с оплатой "может быть когда-нибудь если всё пойдёт хорошо".
Распаял колодку на макетку, неделю в микросхему чего-то программировал - так всё и закончилось. А потом 1998 случился. Вообще не до того стало.
Ненужно.
Reply
Однако, понимания она не встретила.
В "ИТ" и около мейнстримом давно стал лозуг "Быстро и плохо, иначе конкуренты сделают ещё быстрее и ещё хуже!"
"Славы и денег" в "испытаниях" ещё меньше.
Reply
Leave a comment