Система начинает работать!

[balmerdx]

Долго ленился писать код для этой железки. Но недели три назад взял себя в руки и начал потихоньку писать код.
Код писать надо на System Verilog и С++.

Comments

[engine_runtime]

Я конечно снимаю шляпу перед такими трудами.
Если шумят младшие 7-8 бит, по факту получился свисток R820.
Насколько надо сузить полосу, чтоб получить хотя бы 12 честных бит.
Г. Яцук в Пионе получил 17, при 24-битном кодеке, и говорит, что это хороший результат.

[balmerdx]

Не 7-8 бит, а 7-8 LSB. Яж картинку привел. Т.е. шумят 3 бита. последние. Это вполне нормальный вариант для такой железки. Причем там еще смотреть надо, какая часть этого шума - это сигнал, проникающий от гетеродина.

Пион знаю, на CS4272 у меня было 18 бит без шума.

[engine_runtime]

Понял)